TSMC đã đạt tỷ lệ yield 98% đối với một số sản phẩm đóng gói CoWoS, theo ông Ho Chun, Phó Chủ tịch phụ trách Công nghệ và Dịch vụ Đóng gói Tiên tiến của TSMC. Theo Economic Daily, ông Ho cho biết mức yield cao này đạt được trên một số sản phẩm liên quan đến AI được đóng gói bằng công nghệ CoWoS, sử dụng công nghệ có kích thước reticle 5,5x.
TSMC lên kế hoạch mở rộng công nghệ CoWoS lên kích thước reticle 14x vào năm 2029
Trong sản xuất chip AI, quang khắc chỉ là một phần của quy trình, dù đây có thể là một trong những công đoạn phức tạp nhất. Sản phẩm cuối cùng được sử dụng trong các trung tâm dữ liệu dựa trên nhiều chip tính toán được kết nối với các chip bộ nhớ và tích hợp thành một package hoàn chỉnh.
Package này thường có kích thước lớn hơn một chip đơn lẻ, vì vậy các công ty như TSMC sử dụng các thuật ngữ số để mô tả kích thước package.
Công nghệ đóng gói CoWoS mới nhất của TSMC có khả năng tạo ra một package cuối cùng có kích thước lớn gấp 5,5 lần một chip đơn được sản xuất bằng quy trình quang khắc.
Do quy trình này yêu cầu kết nối nhiều chip với nhau, diện tích package càng lớn so với từng chip riêng lẻ thì xác suất xuất hiện lỗi trong sản phẩm cuối cùng cũng càng cao. Một số lỗi phổ biến bao gồm bong bóng khí trong lớp underfill và hiện tượng lệch vị trí bump.
(3).jpg)
Mới đây, ông Ho Chun, Phó Chủ tịch phụ trách Công nghệ và Dịch vụ Đóng gói Tiên tiến của TSMC, đã xác nhận rằng công ty đạt tỷ lệ yield từ 98% đến 99% đối với một số sản phẩm AI được lắp ráp bằng quy trình CoWoS 5,5x. Theo Economic Daily, TSMC có kế hoạch tiếp tục mở rộng năng lực đóng gói và nâng công nghệ lên kích thước 14x vào năm 2029.
Ông Ho cũng thảo luận về những vấn đề mà các công ty gặp phải khi mở rộng năng lực đóng gói lên kích thước lớn hơn 3 lần kích thước photomask. Kích thước photomask quyết định kích thước đơn vị của một chip đơn lẻ và như đã đề cập ở trên, quy trình đóng gói yêu cầu kết nối nhiều chip lại với nhau.
Theo ông Ho, khi kích thước package vượt quá 3x, khả năng chịu nhiệt và các thông số khác của những chip bên trong package phải đáp ứng hoặc vượt qua các tiêu chuẩn dành cho ngành ô tô.
Ông cũng cho biết các linh kiện bên trong package phải được thiết kế và chuẩn bị để đáp ứng các yêu cầu về cơ học, nhiệt và những yêu cầu khác của package ngay từ giai đoạn phát triển. Điều này nhằm đảm bảo sản phẩm có thể hoạt động ổn định sau khi hoàn tất quá trình đóng gói.
Nguồn tham khảo:
Techpowerup: TSMC Achieves 98% Yield on CoWoS-L with 5.5x Reticle Size, 14x Comes in 2029
Wccftech: TSMC Exec Makes Big Announcement & Confirms 98% Yield For CoWoS Packaged AI Chips
-be871bdc58d10.jpg)