TSMC được cho là đặt mục tiêu tăng 22% công suất 2nm và hơn 16% công suất 3nm vào giữa năm 2027; CoWoS sẽ tăng gấp đôi vào năm 2028

Khi tiến trình 3nm đang trên đà vượt 5nm để trở thành nguồn đóng góp doanh thu lớn nhất của TSMC, tập đoàn gia công bán dẫn này đang đẩy mạnh mở rộng công suất.

Theo Economic Daily News, dẫn nguồn từ các nguồn tin trong chuỗi cung ứng, TSMC lần đầu tiên đưa ra các mục tiêu mở rộng công suất cho năm 2027. Theo đó, công suất 2nm dự kiến tăng 22%, trong khi 3nm tăng hơn 16% từ cuối năm 2026 đến giữa năm 2027.

Cụ thể, Economic Daily News cho biết công suất 2nm của TSMC dự kiến tăng từ 90.000 wafer/tháng vào cuối năm 2026 lên 110.000 wafer/tháng vào giữa năm 2027. Công suất 3nm cũng được mở rộng mạnh, từ hơn 180.000 wafer/tháng lên 210.000 wafer/tháng trong cùng giai đoạn.

Để có thêm góc nhìn, một báo cáo trước đó của Commercial Times, dẫn ước tính từ Wedbush, cho biết công suất 3nm của TSMC vào nửa đầu năm 2026 đạt khoảng 150.000 wafer/tháng, trong khi số wafer khởi chạy trên tiến trình 2nm ở mức khoảng 50.000–60.000 wafer/tháng.

Trong bối cảnh này, TSMC đang bổ sung ba nhà máy 3nm tại Đài Loan, Arizona và Nhật Bản. Công ty đồng thời tiếp tục chuyển đổi thiết bị 5nm tại Đài Loan để hỗ trợ thêm công suất 3nm.

Tại cuộc họp công bố kết quả kinh doanh hồi tháng 7, TSMC cho biết chi tiêu vốn năm 2026 dự kiến ở mức 60–64 tỷ USD, trong đó khoảng 70–80% dành cho các công nghệ tiến trình tiên tiến.

CoWoS cũng được mở rộng mạnh

TSMC cũng đang đẩy nhanh đầu tư vào lĩnh vực đóng gói chip tiên tiến.

Theo Wccftech, dẫn Economic Daily News, công suất CoWoS có thể tăng gấp đôi, từ khoảng 130.000 wafer/tháng vào cuối năm 2026 lên 260.000 wafer/tháng vào cuối năm 2028.

Việc mở rộng dự kiến tập trung tại AP7 ở Đài Loan và khuôn viên nhà máy của TSMC tại Arizona. Việc triển khai đóng gói tiên tiến ngay tại Mỹ sẽ giúp giảm nhu cầu vận chuyển chip tiên tiến trở lại Đài Loan.

Tuy nhiên, nhu cầu AI tăng mạnh cũng có thể tạo cơ hội cho các đối thủ cạnh tranh. Theo các nhà phân tích được các báo cáo dẫn lại, công suất EMIB-T của Intel, quy đổi theo wafer 12 inch tương đương CoWoS, có thể tăng từ 15.000–20.000 wafer/tháng vào năm 2027 lên 40.000–45.000 wafer/tháng vào năm 2028.

Wccftech nhận định kiến trúc này đặc biệt phù hợp với các bộ tăng tốc AI tùy biến của Google và Amazon.

Intel cũng đang nhận được những tín hiệu tích cực mới. Theo GuruFocus, MediaTek cho biết công nghệ đóng gói EMIB của Intel đã đạt “mức rất tốt”, cho thấy tỷ lệ yield đang được cải thiện. Đây cũng có thể là một dấu hiệu khác cho thấy năng lực đóng gói của Intel đang tiến bộ, đồng thời củng cố những đồn đoán rằng Google có thể sử dụng EMIB cho các TPU của mình.

Nguồn: Trendforce Sep 19, 2026

(Photo credit: TSMC)