Qualcomm trình làng HBC, mở hướng tiếp cận mới cho hạ tầng bộ nhớ AI

Qualcomm vừa giới thiệu bước đột phá mới dành cho thị trường trung tâm dữ liệu AI mang tên HBC (High-Bandwidth Compute), với mục tiêu giải quyết bài toán “memory wall” (bức tường bộ nhớ) đang trở thành nút thắt lớn của ngành AI.

HBC của Qualcomm là bộ tăng tốc bộ nhớ được xếp tầng bên dưới DRAM, mang lại bước nhảy vọt so với các kiến trúc SRAM và HBM truyền thống

Tại sự kiện Investors Day 2026, Qualcomm đã công bố HBC dưới thương hiệu Dragonfly. Đây là công nghệ mới được thiết kế nhằm gia tăng đáng kể dung lượng và băng thông bộ nhớ. Kiến trúc HBC sử dụng giải pháp điện toán cận bộ nhớ (near-memory computing), kết hợp năng lực xử lý và băng thông bộ nhớ cao trong một thiết kế chip xếp chồng 3D. Thông qua đó, Qualcomm kỳ vọng giải quyết các điểm nghẽn bộ nhớ đang kìm hãm sự phát triển của ngành công nghệ.

Hiện nay, HBM là lựa chọn phổ biến cho các bộ tăng tốc AI. Tuy nhiên, giải pháp này ngày càng bộc lộ hạn chế khi chi phí xử lý mỗi token tăng lên cùng với mức tiêu thụ điện năng ngày càng cao, kéo theo tổng chi phí sở hữu (TCO) tăng mạnh.

Với HBC (High-Bandwidth Compute), Qualcomm cho biết kiến trúc mới có thể giảm năng lượng tiêu thụ trên mỗi token, tăng băng thông bộ nhớ và giảm TCO. Công nghệ này được xây dựng dựa trên bốn nền tảng chính:

• Năng lực dẫn đầu về tích hợp 3D (3D Integration Leadership)

• Thiết kế ở cấp độ hệ thống (System-Level Design)

• Kinh nghiệm phát triển LPDDR (LPDDR Leadership)

• Chuyên môn tối ưu hiệu quả năng lượng (Power-Efficiency Expertise)

HBC hoạt động như thế nào?

Trong kiến trúc HBC, bộ tăng tốc HBC được đặt ngay bên dưới cụm bộ nhớ LPDDR. Qualcomm lựa chọn LPDDR thay vì HBM nhờ khả năng cung cấp dung lượng bộ nhớ lớn hơn. Các chip LPDDR được kết nối trực tiếp với bộ tăng tốc HBC thông qua công nghệ TSV (Through-Silicon Via).

Ở thế hệ đầu tiên HBC Gen1, giải pháp này sẽ được tích hợp trên bộ tăng tốc AI250 sắp ra mắt. Cụm LPDDR tăng cường bởi HBC sẽ được đặt trên cùng một đế hữu cơ 2D (2D Organic Substrate). Mỗi card AI250 được công bố có thể đạt băng thông lên tới 133 TB/s, cao gấp 18 lần so với AI200 sử dụng LPDDR5X.

Về khả năng cạnh tranh, Qualcomm tuyên bố:

• Băng thông trên mỗi watt cao hơn 6 lần so với HBM

• Dung lượng trên mỗi watt cao hơn 200 lần so với SRAM

Qualcomm cho biết sẽ hợp tác với các đối tác trong chuỗi cung ứng để giải quyết ba nút thắt lớn nhất của AI hiện nay gồm:

• Dung lượng bộ nhớ (Memory Capacity)

• Băng thông bộ nhớ (Memory Bandwidth)

• Tổng chi phí sở hữu (TCO)

Lộ trình phát triển

Giải pháp HBC Gen1 kết hợp với bộ tăng tốc AI250 dự kiến sẽ được thương mại hóa vào giữa năm 2027. Song song đó, Qualcomm cũng đã giới thiệu lộ trình HBC Gen2 cho năm 2028. Phiên bản này sẽ đi cùng bộ tăng tốc AI300 và được kỳ vọng mang lại:

• Băng thông hiệu dụng cao hơn tới 54 lần so với AI200

• Băng thông trên mỗi watt cao hơn 7 lần so với HBM

Nếu các tuyên bố này trở thành hiện thực, HBC có thể mở ra một hướng tiếp cận hoàn toàn mới cho hạ tầng AI: thay vì tiếp tục phụ thuộc vào HBM ngày càng đắt đỏ và tiêu tốn điện năng, ngành công nghiệp có thể chuyển sang mô hình kết hợp điện toán và bộ nhớ theo kiến trúc 3D, lấy LPDDR làm nền tảng để mở rộng dung lượng và tối ưu hiệu suất năng lượng. Đây có thể là một trong những thay đổi kiến trúc quan trọng nhất của hạ tầng AI trong giai đoạn hậu-HBM.